嵌入式闪存中浮栅多晶硅CMP制程的研究与改善

摘要：

随着CMP技术的日益发展和闪存特征尺寸的越来越小以及对多晶硅表面形态及前后层次间套准要求的提高,这一技术也被用于嵌入式闪存产品中浮动栅多晶硅的平坦化。浮动栅多晶硅厚度及表面形态对器件的电性参数及后续工艺影响较大,因此怎样得到一个稳定、厚度均匀及表面形态佳的浮动栅多晶硅显得至关重要。文章就以在90nm嵌入式闪存开发浮动栅CMP过程中出现的多晶硅残余及多晶硅凹陷问题进行原因分析,通过减少化学机械研磨过程中产生的碟形凹陷及提高单个芯片内不同有源区上的多晶硅厚度的均匀性进行实验和研究,使浮动栅研磨后的多晶硅残余和多晶硅凹陷得到明显的改善。

关键词：化学机械研磨、量测图形、嵌入式闪存、碟形凹陷、蚀刻斑

所属期刊栏目：11

分类号：TN305(半导体技术)

在线出版日期：2012-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：4-8,13