700V nLDMOS击穿电压参数设计

摘要：

为了不增加器件成本,方便和低压器件集成到一起时实现自主隔离,因而迫切需要解决既能兼容普通半导体材料工艺又能达到相应技术性能要求的器件设计.为此设计了一种采用NWELL而非N-外延层作为nLDMOS的漂移区,在漏源极两端都加上了场极板的nLDMOS结构.而漂移区的结构及场极板设计是控制源漏击穿电压的关键.我们利用半导体工艺模拟软件Athena和Atlas着重对NWELL漂移区的长度、注入剂量、结深与器件的耐压关系以及场极板的长度与器件的耐压关系进行了模拟仿真.最后利用迭代法对这些参数进行了优化,得到了700V nLDMOS击穿电压的次优解.通过在CMOS工艺线上流片验证,得出此器件的耐压能达700V,与模拟仿真一致.

关键词：nlDMOS、漂移区、场极板、击穿电压

分类号：TN406(微电子学、集成电路（IC）)

在线出版日期：2011-12-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：35-38,43