10.3969/j.issn.1681-1070.2010.11.008
一种高线性度CMOS自举采样开关
作为ADC系统与外界的接口,采样开关的性能优劣直接决定了ADC所接收到的信号纯度和真实性.高线性度的CMOS开关可在极大程度上抑制采样时间不确定、时钟馈通和电荷注入等非线性误差.文章首先讨论了MOS采样开关非线性的来源和互补型CMOS采样开关的不足之处,然后设计实现了一种高线性度CMOS自举采样开关.仿真结果表明所设计的高线性度CMOS自举开关的SFDR达101.5dB,可以适用于16位精度的ADC应用要求.
模数转换器、采样开关、线性度、自举开关
10
TN402(微电子学、集成电路(IC))
2011-01-15(万方平台首次上网日期,不代表论文的发表时间)
共5页
29-32,35