8ns 4M_bit高可靠性静态随机存储器

摘要：

为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计.主要针对以下几个方面进行了描述:采用分级字线的方法和字线局部译码电路,提高速度;采用全PMOS管启动电路、与电源无关的偏置和加入补偿电容的稳压电路消除振荡、提高可靠性、降低功耗;冗余修补电路提高产品成品率.该4M_bit SRAM芯片采用SMIC 0.18 μm标准工艺,地址转换和存取时间仅为8ns,在SS模型125℃加入寄生参数且每个I/O PAD端口挂50pF电容的情况下,仿真结果表明从地址建立到数据读出仅需要7.16ns.

关键词：静态存储器、字线局部译码电路、电压降低转换电路、冗余修补电路

所属期刊栏目：10

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2011-01-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：16-20