一种应用于10位逐次逼近ADC的比较器设计

摘要：

文中提出了一种应用于10位逐次逼近ADC的比较器.该比较器包括预放大器、中间放大器、输出驱动级及共模电平缓冲器.整体开环设计,采用多级级联的形式以满足增益和速度的要求;采用输出失调消除技术进行失调校正;为了提高共模电平的驱动能力和缩短建立时间,采用分压电路加单位增益放大器的结构.基于3.3V电源电压、TSMC 0.18 μm CMOS工艺下,仿真结果表明,完全满足最高采样频率30MHz,10位精度的模数转换器要求.

关键词：比较器、缓冲器、失调校正、放大器

所属期刊栏目：10

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2010-08-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：17-21