10.3969/j.issn.1681-1070.2010.04.006
基于FPGA的32位MIPS-CPU平台开发
文章参考opencores组织的开源代码,完成基于5级流水线的32位MIPS CPU的设计,并通过增加相关逻辑解决流水线冒险与竞争.设计的CPU文中称为OPS1-CPU,使用基于Windows·DOS系统搭建gccmips-elf编译系统,用来对应用程序进行编译、链接与执行,生成相应汇编语言程序以及仿真向量文件.最终将设计的OPS1-CPU成功下载到ALTERA公司的FPGA芯片EP1C6Q240,进行了板级的指令级调试与验证,证明OPS1-CPU硬件系统与编译系统运行正常,完成MIPS系统的平台搭建.
MIPS、流水线、竞争与冒险、仿真器
10
TN402(微电子学、集成电路(IC))
2010-06-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
20-23