一种SoC片上调试与可测性的整合设计

摘要：

随着SoC的复杂度和规模的不断增长,SoC的片上调试与可测性变得越来越困难和重要.片上调试与可测性都是系统芯片设计的重要组成部分.文章针对某款32位SoC,充分利用CPU核原有的调试结构,提出一种可测试系统与调试系统的一体化结构设计,并针对不同的模块利用不同的测试策略.基于JTAG端口,该结构能够进行系统程序的调试、边界扫描的测试、扫描链的测试、嵌入式SRAM的内建自测试,同时有效地降低了电路逻辑规模,实现了在测试覆盖率和测试代价之间的一个有效折衷.

关键词：片上调试、JTAG、系统芯片、可测性设计、扫描链

所属期刊栏目：10

分类号：TP306;TN407(计算技术、计算机技术)

在线出版日期：2010-05-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：20-22,34