一种双核SoC调试系统的设计与验证

摘要：

调试系统的设计和验证是多核SoC设计中的重要环节.基于某双核SoC的设计,提出一个片上硬件调试构架,利用FPGA构建该调试系统的硬件验证平台.双核SoC调试系统验证平台利用SystemVerilog DPI,将RealView调试器、Keil C51及目标芯片的验证testbench集成在一起,实现了双核SoC调试系统的RTL级调试验证.利用该平台,在RTL仿真验证阶段可方便地对ARM和8051核构成的双核SoC进行调试,解决仿真中出现的问题,从而有效缩短设计周期,并提高验证效率.该双核SoC调试系统验证平台的实现对其他系统芯片设计具有一定的参考价值.

关键词：双核、调试系统、SystemVerilog直接编程接口、虚拟验证平台、JTAG

所属期刊栏目：10

分类号：TP31(计算技术、计算机技术)

在线出版日期：2010-05-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：21-23,34