高速异步FIFO设计

摘要：

文章介绍了异步FIFO的整体结构、功能和工作原理以及具体的异步FIFO设计方法,分析并解决了数据在不同时钟域之间进行传输时产生的亚稳态问题,着重对判断空/满逻辑电路进行了分析设计.改善了传统需要增加状态位来判断空/满状态的设计方案,提出了一种新的空/满判断方法,同时还给出了部分异步FIFO设计的verilog源代码.最后提供了计算FIFO存储器字数目的相关公式,为FIFO存储器字的大小设计提供了参考.

关键词：先进先出、verilog、异步

所属期刊栏目：9

分类号：TN45(微电子学、集成电路（IC）)

在线出版日期：2009-07-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：14-16,47