4 Gbps低功耗并串转换CMOS集成电路

摘要：

为满足传输数据的高速低功耗的要求,文章设计了一种半速率时钟驱动的二级多路选择开关式的10:1并串转换器.第一级为两个5:1的并行串化器,共用一个多相发生器.多相发生器由五个动态D触发器构成.第二级为一个2:1的并行串化器.采用半速率时钟、多路选择开关结构降低了大部分电路的工作频率,降低了工艺要求,也降低了功耗.通过调整时钟与数据问的相位关系,提高相位裕度,降低了数据抖动.采用1.8V 0.18μm CMOS工艺进行设计.用Hspice仿真器在各种PVT情况下做了仿真,结果表明该转换器在输出4Gbps数据时平均功耗为395μW,抖动18s-1.

关键词：并串转换器、高速、低功耗、多相时钟发生器、CMOS

所属期刊栏目：9

分类号：TN43(微电子学、集成电路（IC）)

在线出版日期：2009-04-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：21-23,40