炉管制程工艺中的片数效应及其优化方案

摘要：

随着半导体技术的发展,越来越多的立式炉管在200mm及300mm集成电路晶圆制造中被应用到.同时炉管制程中的片数效应随着集成电路芯片的集成度越来越高而被凸显出来.文章将以LPCVD氮化硅在0.16 μm、64M堆叠式内存制造过程中的片数效应为例,阐述炉管制程工艺中的片数效应以及通过调整制程参数(温度、沉积时间)的方式予以解决的实例.文中通过调整炉管上中下的温度来补偿气体的分布不均匀,调整沉积时间来补偿不同片数的沉积速率的差异,两者结合并辅以基于片数的分片程式来解氮化硅电介质沉积的片数效应.同时以此为基础总结出炉管片数效应的解决方案.

关键词：立式炉管、LPCVD氮化硅、堆叠式内存、片数效应

所属期刊栏目：8

分类号：TN405(微电子学、集成电路（IC）)

在线出版日期：2008-12-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：24-27