一种12位25 MS/s采样保持电路设计

摘要：

在流水线结构的A/D转换电路中,采样保持电路是整个电路的核心模块.同时采样保持电路通常是整个电路中功耗最大的模块,其性能直接决定了整个A/D转换器的性能.文章介绍了一种12位25 MS/s采样保持电路.该采样保持电路采用SMIC 0.25μm标准数字CMOS工艺进行设计.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真.仿真的结果表明,电路在工作于25 MS/s、输入信号频率为2.56MHz时,输出信号的SFDR为75.6dB,而整个电路的功耗仅为10.41mW.

关键词：流水线ADC、采样保持电路、模拟/数字转换器

所属期刊栏目：8

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2008-11-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：28-30,34