基于RTL级实现的可综合的16×16位带符号/无符号高速乘法器

摘要：

本文提出了一种综合使用改进后的Booth编码算法、Wallace树形结构、先行进位加法器,利用HDL进行RTL级的乘法器的设计,因而可以方便地应用于不同的工艺库.逻辑设计与工艺设计是互不相关的.设计的代码经过仿真和综合后表明,采用TSMC 0.18μm的工艺库在温度为25℃、电源电压为1.8V的情况下,最小延迟为3.5ns,在时钟频率为200MHz时,芯片面积为26 277.0957μm2,平均功耗为7.123mW.

关键词：Booth编码、Wallace树形结构、先形进位

所属期刊栏目：5

分类号：TP332.2+2(计算技术、计算机技术)

在线出版日期：2005-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：30-35