一种用于低电源电压的全差分运算放大器

摘要：

介绍一种适于数字CMOS工艺实现的全差分运算放大器的设计.该放大器用于电源电压为3V,分辩率为10位,采样频率为40MHz的流水线结构AD的采样保持和级间增益电路中.该放大器的结构为折叠-级联结构,在0.35μmCMOS工艺中带宽为162MHz,开环增益为73dB,功耗为1.92mW.

关键词：运算放大器、全差分、流水线、折叠-级联

所属期刊栏目：4

分类号：TN722.5+7(基本电子电路)

在线出版日期：2005-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：54-56