10.3969/j.issn.1681-1070.2002.03.012
高性能集成电路在片ESD保护设计与评价
本文详细介绍了在片静电泄漏(ESD)保护设计的各种技术,包括ESD测试模式,ESD失效机理,ESD保护结构,ESD器件模拟,ESD模拟,ESD版图设计,ESD与内部电路的接口等,并给出了ESD设计检查清单.
静电泄漏、集成电路、ESD、HDM、MM、CDM
2
TN305(半导体技术)
2005-08-18(万方平台首次上网日期,不代表论文的发表时间)
共11页
34-44
点击收藏,不怕下次找不到~
10.3969/j.issn.1681-1070.2002.03.012
静电泄漏、集成电路、ESD、HDM、MM、CDM
2
TN305(半导体技术)
2005-08-18(万方平台首次上网日期,不代表论文的发表时间)
共11页
34-44
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn