基于JESD204B协议的多通道高速采集系统设计

摘要：

JESD204B协议主要用于数据转换器与现场可编程门阵列(FPGA)之间数据传输的高速串行协议.与传统LVDS接口相比,JESD204B直接与FPGA的GTX接口相连,传输速率相对LVDS每对线提升约10倍,降低了 IO的资源消耗及保证正确采样的设计难度.基于JESD204B协议,设计实现了一种多通道高速采集系统.该系统的硬件架构以4片ADC12J2700及1片Xilinx XC7VX485T FPGA为核心电路,并包含了时钟锁相电路、DDR3等外围电路,最高支持2700MSPS采样率,可满足大部分高速雷达信号接收领域的采样需求.

关键词：JESD204B 协议、FPGA、多通道采集、ADC12J2700、DDR3

所属期刊栏目：36

分类号：TN957.512

资助基金：国家自然科学基金61701455

在线出版日期：2021-05-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：83-87