10.3969/j.issn.1000-8519.2020.07.013
一种集成轨到轨比较器电路设计
传统比较器在其输入电压过高或过低时,输入MOS对管将进入截止区,从而使电路无法正常工作.本设计采用轨到轨放大器技术,使比较器在输入电压满摆幅时都能正常工作,增加了输入电压的范围.本文基于0.18 μm COMS工艺完成电路的设计,并使用Spectre进行电路仿真.结果 表明,在电源电压为1.8V时,电路静态功耗为360μW,电压比较精度为80 μV,时延为13.2ns.
比较器、轨到轨、共源共栅
2020-06-30(万方平台首次上网日期,不代表论文的发表时间)
共3页
35-36,106