基于FPGA的TIADC并行采样系统设计

摘要：

介绍一种基于多片ADC的时间交替并行采样设计方法以及在FPGA平台上的实现.着重阐述TIADC并行采样的增益误差、时间误差校正算法及实现.实验结果表明,TIADC并行数据采集系统的结构设计和预处理算法,能较好抑制因相位偏移、时钟抖动等造成的非均匀误差.

关键词：TIADC并行采样技术、时间非均匀误差、Farrow结构、AD9224、FPGA

分类号：TN9;TP3

资助基金：四川大学锦江学院校级科研基金项目,项目QJ140504

在线出版日期：2017-06-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：5-6,19