一种基于FPGA的RS编译码器设计与实现

摘要：

RS码是线性分组码中具有很强纠错能力的多进制BCH码，其在纠正随机错误和突发错误方面非常有效，因此被广泛应用于通信和数据存储系统。本文提出了一种实现复杂度低、高效率的RS编译码器实现电路，包含RS编码器、Horner准则的伴随式计算、BM算法、Chien搜索等模块，以RS(15,9)为例运用VHDL在ISE14.6软件环境下进行了功能仿真，结果与Matlab得到的理论结果一致。该方法适用于任意长度的RS编码，有着重要的应用价值。

关键词：Reed-Solomon码、伽罗华域、BM算法、Chien搜索

分类号：TP3;TN9

在线出版日期：2016-09-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：6-8