低功耗SARADC芯片设计与研究

摘要：

本文设计和研究了一种低功耗8Bit SARADC结构，其采用了GF0.18um工艺设计，1.8V单电源电压，动态范围为1V， INL为0.5LSB，DNL为2LSB通过详细的电路原理分析和软件Cadence的仿真，并流片测试，性能达到设计初衷。

关键词：逐次逼近、比较器、预放大

分类号：TH ;TB3

在线出版日期：2016-07-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：11-12