10.3969/j.issn.1000-8519.2015.01.017
通用并行BCH编码器结构探究
本文研究了并行BCH和RS编码电路的通用设计方法和优化结构。针对信息位长度不能整除并行度的问题,采用在信息位前补零,可以不改变并行编码器结构的条件下解决了这个问题。
BCH码、并行编码电路、Frobenius标准型
TN9;TN4
2015-01-28(万方平台首次上网日期,不代表论文的发表时间)
共3页
45-47
点击收藏,不怕下次找不到~
10.3969/j.issn.1000-8519.2015.01.017
BCH码、并行编码电路、Frobenius标准型
TN9;TN4
2015-01-28(万方平台首次上网日期,不代表论文的发表时间)
共3页
45-47
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn