高速电路中的信号完整性及仿真

摘要：

为在高速数字系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响巨大.针对高速PCB设计要求讨论了设计中涉及的延迟、反射、串扰等信号完整性问题,分析了各种破坏信号完整性的原因,并提供了改善信号完整性的对策.通过采用Cadence/Specctra Quest仿真工具对一ARM9核心板电路板中的高速SDRAM时钟信号线的布局布线后的仿真,给处了由于没有阻抗不匹配造成设计失败的实例,重点分析了高速电路板中存在的阻抗匹配问题,并给出了利用Cadence/specctra Quest解决信号完整性问题办法.

关键词：信号完整性、阻抗匹配、布线后仿真

分类号：TN710(基本电子电路)

在线出版日期：2010-11-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：4-7