TD-LTE系统中咬尾卷积码译码器的FPGA实现

摘要：

在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术.LTE中是采用Viterbi和Turbo加速器来实现前向纠错.咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点.本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析.

关键词：LTE系统、咬尾卷积码、Viterbi译码、FPGA实现

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2010-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：57-61