10.3969/j.issn.1000-8519.2010.02.012
一种JTAG IP核的定制方式及其优化处理
本文介绍了一种基于IEEE1149.1标准的JTAG IP核的设计与实现,采用可综合的Verilog HDL进行描述,按设计流程进行仿真验证,并进行了系统综合验证,验证结果证实了设计的可行性.同时,根据基于JTAG标准的可测试性设计(DFT,Design For Test)的特点,提出一种优化JTAG结构的改进方案.
JTAG、DFT、Verilog HDC
TP319(计算技术、计算机技术)
2010-04-27(万方平台首次上网日期,不代表论文的发表时间)
共6页
50-55