基于FPGA的PWM与定时计数器IP核的设计

摘要：

基于硬核嵌入式CPU中的PWM/定时计数器模块与FPGA的广泛应用,本文提出了一种软件式的PWM/定时计数器数字逻辑电路的设计思想.用硬件描述语言HDL编写总线接口、功能逻辑与外部I/O电路,并描述了硬件驱动程序的设计过程.对其结果进行了软件仿真并定制到NIOS II中进行调试,实验结果证明,该设计具有很好的实际效果.

关键词：IP、FPGA、NIOS II、驱动

分类号：TP39(计算技术、计算机技术)

在线出版日期：2009-04-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：53-56