基于多路移相时钟的瞬时测频模块设计

摘要：

本文根据时钟数字移相原理,提出了一种新的瞬时测频方法,适用于捷变频雷达测频系统.该方案利用FPGA芯片内部的PLL产生了4路同频率但不同相位的移相时钟,结合等精度测频的原理,在实际闸门开启时段分别对每路时钟的脉冲个数计数,通过计数值相加和计算获得标准时钟计数值,等效为将单路标准时钟的频率提高4倍.实验板验证结果表明,该方案电路简单、成本低、性能稳定,能满足技术指标要求.

关键词：时钟内插、时钟移相、PLL、脉内测频

分类号：TM935.1

在线出版日期：2008-08-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：69-73