简化混合处理器应用开发FPGA分担DSP功能降低构建成本
@@ 随着大规模现场可编程逻辑阵列(FPGA)的成本降低,加上面向软件的FPGA设计工具的发展,使得FPGA器件获得更多的使用,既能处理过去DSP处理器领域的功能,同时大大降低了专用ASIC方案的风险和前期成本.
处理器、应用开发、功能、构建、可编程逻辑阵列、设计工具、成本降低、现场、软件、器件、风险
TP3;TN4
2007-09-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
43-46
点击收藏,不怕下次找不到~
处理器、应用开发、功能、构建、可编程逻辑阵列、设计工具、成本降低、现场、软件、器件、风险
TP3;TN4
2007-09-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
43-46
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn