基于时空冗余的容软错误锁存器设计
随着集成电路工艺尺寸的不断降低,电路对空间辐射引起的单粒子效应越来越敏感.为了提高电路的可靠性,基于时间和空间冗余技术提出了一种高性能的容软错误锁存器DSH-CG.该锁存器包括两个内部冗余模块和一个由C单元与保持器组成的输出级,不但可以过滤上游组合逻辑传播过来的SET脉冲,而且对SEU完全免疫.并且该锁存器适用于门控时钟电路或低频电路.SPICE仿真结果表明,与同类锁存器相比,该锁存器平均延迟增加32.4％,可过滤的SET脉冲宽度平均增加73.5％,并且功耗平均降低44.5％,功耗延迟积(PDP)平均降低31.5％,面积平均增加28.6％.
锁存器、软错误、瞬态错误、冗余技术
29
TN47(微电子学、集成电路（IC）)
国家自然科学基金61106038,61274036,61371025,61474036,61574052;博士点基金20110111120012;合肥工业大学科学研究发展基金2013HGXJ0197
2015-12-07（万方平台首次上网日期，不代表论文的发表时间）
共10页
1310-1319
