高速串行总线RapidIO与PCI Express动态可重配置设计
通过分析当前串行RapidIO协议与PCI Express协议,利用RapidIO与PCI Express在物理层的共同特性,针对多种高速串行接口协议SoC系统设计需求,提出了一种共PHY的高速SoC设计.通过FPGA的动态重配置功能,使用FPGA串行高速收发器GTX,动态转发RapidIO和PCI Express协议包.利用FPGA上的重配置分割,将控制器上层多路选择器放入可重配置部分,实现DMA到多路选择器的可重配设计.实验测试使用两片Virtex-7 2000TFPGA芯片互联,传输的峰值吞吐量可以达到9.5 Gbps,资源利用率降低到原来的72.8%,系统的灵活性大幅提高.
RapidIO协议、PCI Express协议、动态重配置
43
TP336(计算技术、计算机技术)
2020-05-22(万方平台首次上网日期,不代表论文的发表时间)
共6页
86-91