形态学滤波算法与HLS硬件设计方法的实现

摘要：

以视频图像中形态学滤波器为研究对象,针对设计集成电路芯片内嵌形态学滤波器的面积和功耗问题,通过使用高层次综合(HLS)方法设计ASIC电路,利用Catapult C综合工具仿真硬件电路,采用65与32 nm工艺及不同内存结构的形态学滤波算法以评估硬件电路中特征.结果表明,在65 nm工艺下,使用本文提出的多个交错内存硬件算法在电路面积上减少20％,功耗上至少节省36％;在32 nm工艺下,使用本文提出的算法在面积上减少3倍,功耗降低1.5倍以上.该算法具有很好的鲁棒性.

关键词：形态学滤波、HLS、ASIC、Catapult C、功耗、面积

所属期刊栏目：41

分类号：TP391.4;TN492(计算技术、计算机技术)

资助基金：国家自然科学基金71501125

在线出版日期：2019-04-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：93-96