基于BCH码的NAND Flash纠错算法设计与实现

摘要：

针对当前NAND Flash存储结构的特性,提出一种纠错能力较强的ECC校验电路结构,设计一种高效并行的BCH编译码器的电路,在关键方程计算过程中采用了无求逆的BM算法,避免了迭代过程中的有限域求逆运算.通过流水线技术与乒乓操作技术,实现 以较小的硬件资源开销提高纠错电路的数据吞吐性能.该ECC纠错电路在Xilinx Vivado上进行仿真,并测试分析.通过测试可以发现,在相同的系统时钟频率下,该ECC纠错电路的数据吞吐率是典型串行纠错电路的8倍,并且通过两级流水线的译码方式,使得译码速度得到大幅度提升,很好地提高了译码效率,同时纠错能力能够满足当前NAND Flash技术的要求;与传统的 NAND flash 纠错电路相比,该纠错电路结构可移植性强,并且灵活性较强,通过调整BCH码的校验位数目,即可满足不同的纠错要求.

关键词：纠错电路、BCH码、NANDFlash、现场可编程逻辑门阵列

所属期刊栏目：40

分类号：TN919.3

在线出版日期：2017-05-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：127-132