10.3969/j.issn.1002-7300.2016.10.029
磁共振成像仪通信及脉冲生成模块的设计
针对小型化核磁共振成像仪主控板的功能需要提出新的设计方式,采用 FPGA开发板作为主控板,以Nios II嵌入式软核作为协处理器,通过在其上移植μC/OS‐Ⅱ操作系统及 lw IP协议栈,实现与计算机的网络通信;使用Verilog硬件描述语言编写脉冲序列生成模块,实现对指令的解析以及执行,形成用户要求的脉冲序列。最终测试结果表明,主控板的通信速率以及通过示波器采集得到的脉冲序列均满足成像仪系统要求。而且这种软硬结合的设计方式与以往全软件的设计相比,使成像仪精度更高,性能更加稳定。
核磁共振、FPGA、网络通信
39
TP302(计算技术、计算机技术)
国家自然科学基金11175149
2016-11-28(万方平台首次上网日期,不代表论文的发表时间)
共6页
119-123,129