10.3969/j.issn.1002-7300.2015.07.019
基于北斗SoC的雷达数据采集系统设计
介绍一种雷达数据采集系统设计方法,采用北斗 SoC 芯片开发了一套时统电路,通过 FPGA 生成与雷达交互的时序信号,并将采集到的雷达数据加上北斗时间信息。为了达到数据采集系统所需的时间精度,通过北斗芯片输出的1 PPS信号对所有时序信号进行同步,确保雷达测距系统和角编码系统有序将数据放置在总线上。该设计实现了数据采集、航迹模拟、数据转发、卡尔曼滤波等功能,减少了系统接口电路板,集成度和稳定性大大提高,对雷达数据采集系统的小型化起到了重要作用。
北斗时统、数据采集、FPGA、1 PPS、时序信号
TN957
2015-09-06(万方平台首次上网日期,不代表论文的发表时间)
共6页
79-83,88