LZW的异步FIFO输入缓冲设计

摘要：

介绍了异步FIFO的工作原理及其设计异步FIFO的主要难点,解决了如何产生空/满标志信号和采用了格雷码方式最大限度降低了电路中亚稳态出现的概率,以及如何控制不同位宽的输入与输出.结合FPGA提出了设计的异步FIFO的2种方法:1)采用QUARTUSⅡ9.0中的LPM_FIFO;2)设计的异步FIFO,比较了2种异步FIFO模型的性能,设计了相应的verilog HDL代码,并分析了仿真验证结果.结果表明本文的异步FIFO具有延迟小、可靠性高、移植性强的特点.

关键词：异步FIFO、亚稳态、空/满标志

所属期刊栏目：38

分类号：TP302.7(计算技术、计算机技术)

资助基金：中石油科技创新基金2011D-5006-0605;湖北省教育厅重点项目D20091204

在线出版日期：2015-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：19-23