高速曼码解码器及其I2C接口的FPGA实现

摘要：

针对测井系统中高波特率的数据传输要求,提出了1种曼彻斯特码解码器及其I2C接口的FPGA实现方案,利用Altera Cyclone II系列的EP2C8T144C8N芯片完成硬件解码功能,以取代低波特率下的单片机软件解码,提高了系统传输速率和稳定性.文中具体讨论了该系统的解码电路、FIFO缓存,以及与后级处理器之间的I2C接口在FPGA中的VHDL描述方法.着重分析了基于电平宽度检测的曼码解码原理和FC接口的单进程状态机设计思想.经过软件综合仿真及硬件电路调试,该解码系统可在大于12.5 kBps的波特率下稳定可靠地工作.

关键词：曼彻斯特码、解码器、I2C接口、状态机、FPGA

所属期刊栏目：34

分类号：TN919.3

在线出版日期：2012-03-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：53-56,95