板级互连线的串扰规律研究与仿真

摘要：

串扰是高速电路板设计中干扰信号完整性的主要噪声之一;为有效地抑制串扰噪声,保证系统设计的功能正确,有必要分析串扰问题.针对实际PCB中互连线拓扑和串扰的特点,构建三线耦合均匀传输线模型,采用信号完整性仿真工具HyperLynx进行PCB布线前的LineSim串扰仿真,详细分析了高速PCB中多种因素:耦合长度、耦合间距、信号上升时间、介质厚度、端接等对近端和远端串扰宽度和幅值的影响;最后总结了串扰宽度及其幅值的变化规律,可有效的指导PCB设计中减小串扰噪声.

关键词：互连线、信号完整性、耦合、近端串扰、远端串扰

所属期刊栏目：33

分类号：TN710(基本电子电路)

资助基金：国家863计划2009AA01Z310

在线出版日期：2010-09-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：9-12,17