一款低成本的宽带扫频源设计

摘要：

本文给出了一款基于DDS+PLL+混频技术的0.3～1 300 MHz扫频源设计,并对这种方案进行了可行性分析.该方案为DDS激励PLL的方案,用到两个锁相环.其中一路由DDS 输出作为PLL 的激励信号,PLL设计成N倍频环;另一路经过锁相得到固定频率信号,最终这两路信号再进行混频.针对目标市场,在考虑成本的前提下,方案保证了一定的相位噪声和杂散抑制,对输出电平平坦度做了一定的控制,同时利用DDS的高频率分辨率、容易实现程序控制等优点以及PLL很高的工作频率和良好的窄带滤波特性,实现了小步进、切换时间短的宽带扫频源.测试结果达到了预期目的,证明了方案的可行性.

关键词：DDS、PLL、低成本、相位噪声、杂散、扫频源

所属期刊栏目：33

分类号：TN74(基本电子电路)

在线出版日期：2010-07-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：10-12