10.3969/j.issn.1002-7300.2008.05.014
基于RLC模型的集成电路互连线串扰估计
本文提出了一个新的基于RLC模型的高速集成电路互连线串扰峰值估计公式,在考虑了电感效应的基础上建立了RLC电路模型,对CMOS电路器件作了线性假设,推导出了当侵略线输入单位斜升信号时的互连串扰时域表达式.计算机仿真结果表明,该公式的结果相对于HSPICE仿真的误差绝对值小于10%,可被应用于集成电路版图综合的布局规划模型中,能够在高速、高密度VLSI的设计阶段预测信号性能.
集成电路、互连、串扰、RLC模型
31
TN47(微电子学、集成电路(IC))
2008-07-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
49-51