10.3969/j.issn.1002-7300.2007.03.009
高速时序信号完整性及时钟端接问题研究
本文介绍了时序设计中经常出现的信号完整性问题及其对时序预算的影响,介绍了高速系统中传输线的分类、特性及其阻抗的计算.根据ICS953401在PC主板上应用时所出现的不同信号问题,分析了反射、振铃的产生原因,并使用相应的端接来改善时钟信号完整性.
偏斜、抖动、传输线、反射、端接
30
TN789(基本电子电路)
2007-07-30(万方平台首次上网日期,不代表论文的发表时间)
共5页
25-28,41