基于修正BOOTH编码的32×32位乘法器

摘要：

本文描述了一种32×32位快速并行结构乘法器,介绍了基于修正布斯编码算法的部分积产生电路,并对部分积的符号扩展进行了简化.给出了基于4 ∶ 2压缩器的华莱士树的实现方法,在最后的快速进位链中采用64位快速超前进位加法器以提高乘法器的运行速度.并用PSPICE 仿真工具对其进行了功能验证和仿真.通过仿真分析比较,该32×32位乘法器的速度比传统的32位基于Wallace/Dadda的乘法器的速度快18.9%.

关键词：修正布斯编码器、4∶2压缩器、华莱士树型结构、超前进位加法器

所属期刊栏目：30

分类号：TP3(计算技术、计算机技术)

在线出版日期：2007-04-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：82-85