基于FPGA的CSD编码乘法器

摘要：

在数字滤波、离散傅里叶变换等数字信号处理中,乘法运算是一个最基本的运算,乘法运算的速度决定着数字系统的运算速度.本文通过理论与实验研究相结合的方法介绍CSD编码乘法器的运算法则及其在FPGA中的实现过程.通过与二进制乘法器相比较,证明CSD编码乘法器在减少对FPGA资源的占用和提高运算速度方面具有明显的效果.

关键词：CSD编码、乘法器、FPGA

所属期刊栏目：29

分类号：TP3(计算技术、计算机技术)

在线出版日期：2006-10-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：87-88