RTC模块中分频器Verilog

摘要：

文中研究在RTC模块中分频器设计的Verilog HDL实现.先对设计中出现的毛刺、可测试性问题作分析,然后对上述问题分别给出恰当的解决方法,最后利用综合工具得到的面积数据证明了采用技术的可行性和合理性.

关键词：分频器、毛刺、可测试性

分类号：TM93

在线出版日期：2006-07-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：3-4