一种合并状态度量计算的高效并行Turbo码译码器结构设计及FPGA实现

摘要：

为满足无线通信中高吞吐、低功耗的要求,并行译码器的结构设计得到了广泛的关注.基于并行Turbo码译码算法,研究了前后向度量计算中的对称性,提出了一种基于前后向合并计算的高效并行Turbo码译码器结构设计方案,并进行现场可编程门阵列(field-programmable gate array,FPGA)实现.结果表明,与已有的并行Turbo码译码器结构相比,本文提出的设计结构使状态度量计算模块的逻辑资源降低50％左右,动态功耗在125 MHz频率下降低5.26％,同时译码性能与并行算法的译码性能接近.

关键词：状态度量合并计算、Turbo码、FPGA实现、并行算法

所属期刊栏目：38

分类号：TN929

资助基金：国家自然科学基金No.61671390

在线出版日期：2022-03-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共12页

页码：47-58