10.3321/j.issn:1000-3673.2006.13.015
新型全数字锁相环的逻辑电路设计
设计出一种新型全数字锁相环(enhanced phase-lock loop,EPLL)的逻辑电路.该电路基于轨迹跟踪原理实现与交流基波成分的同步,其锁相速度快,精度高.同时,为兼顾锁相速度和稳定性的设计要求,提出调节EPLL动态参数的新方法,获得具有优化结构的全数字锁相逻辑电路.锁相跟踪实验验证了该锁相环技术的性能,证实了其在提取和分析谐波方面的有效性.
全数字锁相环、动态参数调节、同步、数字逻辑电路
30
TM715(输配电工程、电力网及电力系统)
2006-08-09(万方平台首次上网日期,不代表论文的发表时间)
共4页
81-84