基于VHDL描述语言的高级数据链路控制协议实现

摘要：

VHDL硬件描述语言是一种用于数字系统进行设计和测试的语言,系统硬件描述能力强,模块化和自上而下的设计思路,使得系统设计周期短、设计灵活,便于移植.通过对EDA设计方法的研究,设计采用模块化思路和VHDL语言设计实现OSI参考模型数据链路层重要协议- HDLC协议,主要设计模块有:帧同步模块、“0”比特填充与删除模块、去帧首和帧尾模块、CRC循环冗余校验生成模块等.设计能够实现利用HDLC协议的通信过程,基本功能具备.

关键词：HDLC协议、VHDL语言、CRC校验、帧同步

所属期刊栏目：34

分类号：TP274(自动化技术及设备)

在线出版日期：2012-06-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：16-18