10.3969/j.issn.1000-3886.2011.02.026
应用于局部放电检测的高速实时数据传输系统的设计与实现
通过在FPGA中实现高速FIFO及DDR-SDRAM控制器,设计并实现了一种基于FPGA的高速实时数据传输系统.该系统可实现200MB/S的数据传输速率,解决了高速数据采集系统中数据传输速率受限的问题,完全满足对各种局部放电信号的检测要求.
局部放电、数据传输、数据采集、FPGA DDR-SDRAM
33
TM930.9;TN919
2011-07-21(万方平台首次上网日期,不代表论文的发表时间)
共4页
82-85