基于FPGA空间矢量脉宽调制IP核的设计

摘要：

以实现全数字电机控制器的集成化为背景,提出一种可以在低成本FPGA上实现的SVPWM算法,并结合EDA技术和VerilogHDL硬件描述语言,设计为具有普通和低损耗两种开关模式的IP核.实验结果表明,该IP核符合功能要求,电路资源利用合理,复用性好,开关模式可根据需要随意设定,最高时钟运行频率达到31.73MHz,开关频率达到20kHz以上.

关键词：空间矢量脉宽调制、EDA、IP核、CPLD、FPGA

所属期刊栏目：31

分类号：TM464(变压器、变流器及电抗器)

资助基金：肇庆市端州区科技计划项目端科[2007]19号

在线出版日期：2009-09-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：46-47,50