基于硬件逻辑语言的简单计时器设计

摘要：

可控计时器在日常生活中有着广泛的应用,例如交通灯信号控制、竞赛倒计时、蛋糕烘焙计时器、考试计时器等各个方面,如何快速准确计时,且不出现误差,就需要通过精确的仪器来计时,为了使仪器实现简单无误差的可控计时功能,通过掌握了Verilog HDL语言,在QuartusⅡ软件下的编程、仿真、制作顶层文件电路图,设计出基于FPGA的30秒可控计时器.

关键词：FPGA、Verilog HDL、Quartus Ⅱ、计时器

分类号：TP311(计算技术、计算机技术)

在线出版日期：2023-06-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：89-91