基于FPGA的出租车计费系统设计
该文基于FPGA芯片EP1K30QC208-2进行了出租车计费系统设计.首先从设计要求出发,将出租车计费系统分成多个子电路模块并用Verilog HDL语言对其进行设计,然后调用已设计好的各子电路模块采用原理图方式进行顶层电路设计,最后将设计好的顶层电路下载到FPGA芯片中进行硬件验证.实验结果表明,所设计的出租车计费系统能动态显示出租车的行驶里程、等待时间和计费金额,具有一定的实用价值.
出租车计费、FPGA、Verilog HDL
17
TP29(自动化技术及设备)
巢湖学院校级大学生创新创业训练计划项目;巢湖学院校级质量工程项目
2021-06-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
93-95