基于UVM的FPGA数字下变频模块级验证方法的实现

摘要：

为了解决使用FPGA开发数字下变频(Digital Down Conversion,DDC)模块的验证需求,提出并实现了一种基于UVM(Universal Verification Metodology,通用验证方法学)的验证平台.该验证平台以数字下变频模块为验证对象,以UVM提供的基类验证组件为架构搭建而成,通过C函数模型的调用,串行参数的解析等方式发送不同类型的激励数据至DDC模块;同时,验证平台自动采集经频谱搬移和滤波处理的基带IQ数据,在与参考模型进行对比后自动将正确的数据导出并写入文件进行频谱分析.在验证过程中对UVM特性机制的大量运用在保证测试效率的同时提高了可重用度.

关键词：数字下变频、通用验证方法学、测试平台、仿真验证、可重用

分类号：TN713;TN95(基本电子电路)

在线出版日期：2020-06-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：269-272